上期话题
当DDR端接电阻放 个颗粒
（戳标题，即可查看上期文章回顾）
问答通过这个案例，大家能回顾一下关于DDR的PCB设计有哪些要遵循的规则吗？
DDR的设计在业界一直是一个重点和难点，几乎80%的板子都带有DDR模块，而且速率和容量在近年来迅猛的发展，我们又不得不提到这一两年的一大DDR发展的亮点，人工智能领域，它以大数据和大运算能力著称，对DDR的设计提出了非常高的要求。我们高速先生到现在为止承接了国内外非常多的这个领域公司的项目，因此对DDR的设计和仿真都提升了一个新的高度，所以也乐于和他们分享关于DDR设计的事项。
关于DDR的一些设计规则，从大的方面，高速先生认为主要有以下几点：
拓扑：根据每个通道DDR颗粒数量去定应该使用的拓扑，主要包括和T拓扑，FLY-BY拓扑和T+FLY-BY拓扑三种；
阻抗控制：同样也是根据DDR颗粒的数量来控制分支和主干道的阻抗的配置关系，考虑是否需要容性负载补偿，需要多强的补偿；
端接电阻：无论是串阻还是末端并联电阻的阻值选择也是颗粒的数量有关系，我们大多数人都知道端接是为了消除反射，其实从另外一个角度看也是一种容性负载补偿的方法；
芯片能力：这一块可能作为PCB设计工程师是基本不去
